工程师平台
返回电子电路合集

电源纹波压降计算器

直流压降、纹波谷底与最低瞬时电压校核

本页算什么

免费段校核稳态两层:直流压降把负载端平均电压拉低多少,纹波下摆再把谷底拉低多少,对允许最低电压给出判定。还有第三层免费段看不到:负载电流突变时,电源环路跟上来之前全靠去耦电容撑着,瞬态跌落会再吃掉一截裕量——它在下方专业段,连同线阻上限与去耦电容下限的反解。

电源纹波 / 压降等效电路模型
电源完整性快速校核等效模型Vs含纹波RlineRcontactVloadCdecLoad负载ΔVdc = Iload × (Rline + Rcontact)
输入参数
计算结果
总串联电阻
0.12 Ω
直流压降
0.36 V
负载端平均电压
11.64 V
最低瞬时电压
11.54 V
压降百分比
3 %
校核通过
电源纹波压降与瞬态校核
专业版

上面校核的是稳态两层:直流压降与纹波谷底。负载电流突变时还有第三层——电源环路响应(µs 到数十 µs)之前,阶跃电流全由去耦电容提供,瞬态跌落 ΔV = ΔI·Δt/C + ΔI·ESR 会再吃掉一截裕量。直流合格不代表阶跃中还合格。这里把三层串起来判定最坏情况,并反解允许的最大线阻(≤0 时明说「此路不通」)与所需的最小去耦电容(ESR 台阶占满裕量时明说加电容无效)。

稳态参数

与免费段同一组——这里用它复算并叠加瞬态层

负载芯片/器件的最低工作电压
电源输出纹波,查电源模块数据手册或实测

瞬态参数

阶跃电流在电源环路跟上来之前全靠去耦电容撑着

数字负载的电流突变;填 0 = 不算瞬态
查电源模块数据手册;工程惯例数十 µs 量级(经验值)
负载端所有去耦电容之和;陶瓷电容注意直流偏压缩水
查电容数据手册,多颗并联按并联值
填好左边的参数,点「开始校核」出结果
电子电路设计链 · 同一套电源设计的另外三步
常见问题 FAQ

电源纹波和压降为什么要一起校核?

负载端最低瞬时电压等于电源电压减去线路压降和纹波下摆,若低于芯片或负载最低工作电压,可能导致复位、误动作或性能下降。只看平均电压会把最坏情况高估——判定要按纹波谷底的瞬时电压来。

负载阶跃时电压还会再掉多少?

数字负载(CPU、FPGA)电流突变时,电源环路响应之前(µs 到数十 µs 量级),阶跃电流全部由本地去耦电容提供,瞬态跌落 ΔV = ΔI·Δt/C + ΔI·ESR 两项相加。直流压降合格不代表阶跃中电压还合格——这是免费段看不到的第三层,专业段把它算出来。

去耦电容怎么估算?

由瞬态预算反解:把阶跃跌落压进现有裕量需要 C ≥ ΔI·Δt/(裕量 − ΔI·ESR)。注意分母是裕量减去 ESR 台阶——如果 ESR 台阶一项就占满了裕量,加再多电容也无效,只能换低 ESR 电容或多颗并联。陶瓷电容还要注意直流偏压效应会让有效容量大幅缩水。

走线电阻多少算大?

由最低电压约束反解:Rmax = (Vs − Vmin − 纹波/2 − 瞬态跌落)/Iload。算出来比实际走线电阻还小,说明线阻这条路不通;算出来 ≤0,说明纹波与瞬态已经把裕量吃光,降线阻解决不了问题。大电流场合的走线/线缆载流与温升请配合 PCB 载流计算页校核。

线损发热要不要单独校核?

要。线路电阻上的损耗 P = I²R 全部转化为走线/线缆发热。占输出功率的比例超过 5%(工程惯例提示线)时,除了压降合格还要校核走线的载流能力与温升——那是另一条独立的约束,去 PCB 载流计算页算。

相关计算工具

电源完整性与配电设计相关工程知识

压降控制、瞬态响应与去耦设计

更多