PCB 上 100nF 去耦电容为什么放芯片脚旁边？0.1uF 和 10uF 有什么区别？

一、去耦电容到底在耦什么

数字 IC 的电源电流不是恒定的——每次晶体管翻转都要瞬时抽取电流。50MHz 时钟每次沿变化产生 ns 级的电流尖峰。这些高频尖峰通过 PCB 走线电感传回电源，会让整个板子的 VCC 抖动，同时把噪声辐射出去（EMI）。

去耦电容做两件事：

1. 提供瞬时电流：芯片突然需要电流时，就近的电容比远端稳压器快 100 倍——响应从 μs 级降到 ns 级
2. 短路高频噪声到地：芯片产生的高频电流通过电容直接回到 GND，不进入长走线，减少辐射

二、100nF vs 10uF：分工不同

不同容值的电容有效工作频段不同。所有电容都有寄生电感（ESL），使得电容在某个频率之上"不再是电容而是电感"——阻抗反而随频率上升。

• 10 uF 电解或钽电容：ESL 约 5 nH，谐振频率约 700 kHz。在 1MHz 以下阻抗低，负责低频储能。是稳压 IC 输出电容的常见选择。
• 100 nF (0.1uF) X7R 陶瓷：ESL 约 1 nH，谐振频率约 10-16 MHz。在 100 kHz - 100 MHz 范围内阻抗最低，是中高频去耦主力。这就是"每 IC 电源脚一颗 100nF"的原因。
• 1 nF 或 10 nF 小陶瓷：谐振频率 100 MHz 以上，处理 GHz 级高频。仅在 RF、超高速数字（>500MHz）时用。

三、布局的三大铁律

1. 100nF 必须紧贴电源脚，走线越短越好。理想是 <3mm，最好过孔直接到内层电源/地。为什么？因为电容效果被电源脚到电容的走线电感抵消：走线电感 1mm 约 1nH，5mm 走线的电感已经让 100nF 在 100MHz 时失效。

2. 电容 GND 就近打过孔到 GND 平面。电流回路面积 = 磁通 = EMI 辐射。电容 GND 与芯片 GND 之间的回路必须小到肉眼看不见。多层板 GND 平面完整不断裂。

3. 大小电容并联。10uF + 100nF 组合能覆盖 1kHz - 100MHz。但要小心两颗电容之间的反谐振：某些频点两者串联产生阻抗峰值。用 ESR 稍大的电容（如 X5R 而非 X7R 或 C0G）可以抑制谐振尖峰。

四、常见错误

错误 1：只放一颗 10uF 就以为够了——高频完全没管，EMI 测试必失败。

错误 2：100nF 放得离芯片 20mm 远——形同虚设。

错误 3：多颗 100nF 平均分布在电源走线上——不如全部集中在芯片脚旁。

错误 4：用 Y5V 电容——偏压下容量剩 20-30%，去耦效果崩塌。必须 X5R 或 X7R 起步，精密电路用 C0G/NP0。

五、快速决策清单

① 每个 IC 电源脚配一颗 100nF X7R 0402/0603 → ② 每 5-10 颗 100nF 配一颗 10uF X7R → ③ 稳压器输入输出各一颗 10uF → ④ 高速数字 IC（>100MHz）另加 1nF → ⑤ 电容布局：从近到远——100nF → 10uF → 稳压器 → ⑥ 电源入口再加一颗 100uF 电解做低频储能。